Gates With Open Collector 1

JUDUL

Gates With Open Colector

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. TUJUAN

2. DAFTAR KOMPONEN

3. LANDASAN TEORI

4. RANGKAIAN SIMULASI

5. PRINSIP KERJA

6. VIDEO

7. LINK DOWNLOAD

1. TUJUAN [kembali]

 
Mengetahui prinsip kerja rangkai gates with open colector

2. DAFTAR KOMPONEN [kembali]

Logicstate
Logicprobe
AND
OR
NOT
NAND
NOR

3. LANDASAN TEORI [kembali]

Ini adalah gerbang di mana kita perlu menghubungkan resistor eksternal, yang disebut resistor pull-up, antara output dan catu daya DC untuk membuat gerbang logika melakukan fungsi logika yang dimaksud. Tergantung pada keluarga logika yang digunakan untuk membangun gerbang logika, mereka disebut sebagai gerbang dengan kolektor terbuka output (dalam kasus keluarga logika TTL) atau keluaran tiriskan terbuka (dalam kasus keluarga logika MOS). Keluarga logika dibahas secara rinci dalam Bab 5. Keuntungan menggunakan kolektor terbuka / gerbang drain terbuka terletak pada kemampuannya menyediakan Operasi ANDing ketika output dari beberapa gerbang diikat bersama melalui pull-up resistor yang umum.

tanpa harus menggunakan gerbang AND untuk tujuan tersebut. Koneksi ini juga disebut sebagai WIRE-AND koneksi. Gambar 4.26 (a) menunjukkan koneksi untuk gerbang NAND collector terbuka. Output dalam hal ini kasus akan Y = AB CD EF

   

4. RANGKAIAN SIMULASI [kembali]

5. PRINSIP KERJA [kembali]

Terdapat sekitar 7 gerbang logika dasar yang berguna dalam membentuk sebuah rangkaian sistem elektronika digital.

1. Gerbang Logika NOT
2. Gerbang Logika AND
3. Gerbang Logika OR
4. Gerbang Logika NAND
5. Gerbang Logika NOR
6. Gerbang Logika X-OR
7. Gerbang Logika X-NOR

Dari setiap jenis gerbang logika dasar diatas memiliki tabel kebenaran yang berbeda, dimana fungsi dari tabel kebenaran gerbang logika yaitu sebagai acuan dalam penentuan sinyal output dari sebuah rangkaian gerbang logika. Dengan kata lain, untuk mengetahui  bagaimana sebuah gerbang logika bekerja  maka diharuskan untuk mengetahui tabel kebenaran dari setiap gerbang logika.

Tabel kebenaran gerbang logika tersebut berisikan kombinasi variabel input (masukan) sehingga akan menghasilkan variabel output (keluaran) logis.

Adapun variabel input dan output pada gerbang logika hanya memiliki 2 keadaan. 2 keadaan (level) ini dapat dilambangkan sebagai berikut

• 1 dan 0
• HIGH (Tinggi) dan LOW (Rendah)
• TRUE (Benar) dan False (Salah)
• ON (Hidup) dan Off (Mati)

Salah satu contoh sederhana dalam penerapan gerbang logika dalam rangkaian elektronika adalah dengan menggunakan Transistor TTL, bila keadaan 0 V pada rangkaian diasumsikan sebagai "LOW" maka keadaan 5 V pada rangkaian diasumsikan sebagai "HIGH"

6. VIDEO [kembali]

7. LINK DOWNLOAD [kembali]

1.Download Video disini
2.Download Rangkaian disini
3.Download HTML disini